已解决
HDLbits: ece241 2014 q7b
来自网友在路上 162862提问 提问时间:2023-10-09 18:32:55阅读次数: 62
最佳答案 问答题库628位专家为你答疑解惑
题目要求用10进制的BCD计数器来构造1000计数,其实也是将1000hz的时钟信号改造成1hz,我们首先计算出10的三次方等于1000,需要三个10进制的计数器,去计999的中高低位。
最低位的计数器一直在对时钟信号计数,因此enable=1,中间位的计数器在最低位的计数器达到9时计数,因此enable=(Q1==9),最高位的计数器在中间位的计数器和最低位的计数器同时达到9时才计数。
module top_module (input clk,input reset,output OneHertz,output [2:0] c_enable
); //wire [3:0] Q1,Q2,Q3;assign c_enable[0] = 1;assign c_enable[1] = (Q1==9);assign c_enable[2] = (Q2==9 && Q1==9);assign OneHertz = (Q3==9 && Q2==9 && Q1==9); bcdcount counter0 (clk, reset, c_enable[0], Q1);bcdcount counter1 (clk, reset, c_enable[1], Q2);bcdcount counter2 (clk, reset, c_enable[2], Q3);endmodule
查看全文
99%的人还看了
相似问题
- JVM——运行时数据区(程序计数器+栈)
- 实验(三):微程序计数器uPC实验
- 【FPGA】Verilog:升降计数器 | 波纹计数器 | 约翰逊计数器 | 实现 4-bit 升降计数器的 UP/DOWN
- CSS 下拉菜单、提示工具、图片廊、计数器
- 【数字电路与逻辑设计实验】——Multisim仿真实验-xx进制的计数器
- 深入理解JVM虚拟机第十三篇:详解JVM中的程序计数器
- React函数式写法和类式写法的区别(以一个计数器功能为例子)
- 对于使用win32 API获取性能计数器的理解
- 【Verilog语法】比较不同计数器的运算方式,其中有一个数是延迟打一拍的效果,目的是使得两个计数器的结果相同。
- 「干货」洁净室悬浮粒子计数器全部常见型号参数汇总
猜你感兴趣
版权申明
本文"HDLbits: ece241 2014 q7b":http://eshow365.cn/6-17926-0.html 内容来自互联网,请自行判断内容的正确性。如有侵权请联系我们,立即删除!