已解决
Verilog零基础入门（边看边练与测试仿真）-状态机-笔记（7-10讲）
来自网友在路上 163863提问 提问时间：2023-09-21 21:40:59阅读次数： 63
最佳答案 问答题库638位专家为你答疑解惑
文章目录
- 第七讲
- 第八讲
- 第九讲
- 第十讲
第七讲
1、最简单的状态机-三角波发生器
1、两种状态的代码：
//最简单的状态机，三角波发生器；
`timescale 1ns/10ps
module tri_gen(clk,res,d_out);
input clk;
input res;
output[8:0] d_out;reg state;//主状态机寄存器
reg[8:0] d_out;always@(posedge clk or negedge res )
if(~res)beginstate<=0;d_out<=0;
end
else begincase(state)0://上升；begind_out<=d_out+1;if(d_out==299)beginstate<=1;endend1://下降begind_out<=d_out-1;if(d_out==1)beginstate<=0;endend endcase
endendmodule//---------testbench of tri_gen-----
module tri_gen_tb;
reg clk,res;
wire[8:0] d_out;
tri_gen U1(.clk(clk),.res(res),.d_out(d_out));initial beginclk<=0;res<=0;#17 res<=1;#8000 $stop;
endalways #5 clk<=~clk;
endmodule
仿真结果：
另一种波形查看方法
2、四种状态的代码
//2023-0913，time
//最简单的状态机，三角波发生器；
`timescale 1ns/10ps
module tri_gen(clk,res,d_out);
input clk;
input res;
output[8:0] d_out;reg[1:0] state;//主状态机寄存器
reg[8:0] d_out;reg[7:0] con;//计数器，记录平顶周期个数always@(posedge clk or negedge res )
if(~res)beginstate<=0;d_out<=0;con<=0;
end
else begincase(state)0://上升；begind_out<=d_out+1;if(d_out==299)beginstate<=1;endend1://平顶beginif(con==200)beginstate<=2;con<=0;endelse begincon<=con+1;end end2://下降begind_out<=d_out-1;if(d_out==1)beginstate<=3;endend 3://平顶beginif(con==200)beginstate<=0;con<=0;endelse begincon<=con+1;end endendcase
endendmodule//---------testbench of tri_gen-----
module tri_gen_tb;
reg clk,res;
wire[8:0] d_out;
tri_gen U1(.clk(clk),.res(res),.d_out(d_out));initial beginclk<=0;res<=0;#17 res<=1;#40000 $stop;
endalways #5 clk<=~clk;
endmodule
仿真波形：
3、如果state定义的[1:0],也就是有四种状态，那么如果有没用到的状态，应该用default写完全。
第八讲
1、串口数据接收
代码：
//2023-09-18,time
//串口数据接收
`timescale 1ns/10ps
module UART_RXer(clk,res,RX,data_out,en_data_out);
input clk;
input res;
input RX;
output[7:0] data_out;//接受字节输出；
output en_data_out;//输出势能；reg[7:0] data_out;
reg[7:0] state;//主状态机；
reg[12:0] con;//用于计算比特宽度；
reg[3:0] con_bits;// 用于计算比特数；reg RX_delay;//RX的延时；
reg en_data_out;
always@(posedge clk or negedge res)
if(~res)beginstate<=0;con<=0;con_bits<=0;RX_delay<=0;en_data_out<=0;data_out<=0;
end
else beginRX_delay<=RX;case(state)0://等空闲：beginif(con==5000-1)begincon<=0;endelse begincon<=con+1;endif(con==0)beginif(RX)begincon_bits<=con_bits+1;endelse begincon_bits<=0;endendif(con_bits==12)beginstate<=1;end end1://等起始位beginen_data_out<=0;if(~RX&RX_delay)beginstate<=2;endend2://收最低位b0;beginif(con==7500-1)begincon<=0;data_out[0]<=RX;state<=3;endelse begincon<=con+1;endend3://收最低位b1;beginif(con==5000-1)begincon<=0;data_out[1]<=RX;state<=4;endelse begincon<=con+1;endend4://收最低位b2;beginif(con==5000-1)begincon<=0;data_out[2]<=RX;state<=5;endelse begincon<=con+1;endend5://收最低位b3;beginif(con==5000-1)begincon<=0;data_out[3]<=RX;state<=6;endelse begincon<=con+1;endend6://收最低位b4;beginif(con==5000-1)begincon<=0;data_out[4]<=RX;state<=7;endelse begincon<=con+1;endend7://收最低位b5;beginif(con==5000-1)begincon<=0;data_out[5]<=RX;state<=8;endelse begincon<=con+1;endend8://收最低位b6;beginif(con==5000-1)begincon<=0;data_out[6]<=RX;state<=9;endelse begincon<=con+1;endend9://收最低位b7;beginif(con==5000-1)begincon<=0;data_out[7]<=RX;state<=10;endelse begincon<=con+1;endend10://产生使能信号脉冲；beginen_data_out<=1;state<=1;enddefault://beginstate<=0;con<=0;con_bits<=0;en_data_out<=0;endendcase
endendmodule//-------testbench of UART_RXer-------
module UART_RXer_tb;
reg clk,res;
wire RX;
wire[7:0] data_out;
wire en_data_out;reg[25:0] RX_send;//里面装有串口字节发送数据
assign RX=RX_send[0];//连接RX；reg[12:0] con;UART_RXer UART_RXer( //同名例化；clk,res,RX,data_out,en_data_out);
initial beginclk<=0;res<=0;RX_send<={1'b1,8'haa,1'b0,16'hffff};con<=0;#17 res<=1;#4000000 $stop;
endalways #5 clk<=~clk;always@(posedge clk) beginif(con==5000-1)begincon<=0;endelse begincon<=con+1;endif(con==0)beginRX_send[24:0]<=RX_send[25:1];RX_send[25]<=RX_send[0];endend
endmodule
仿真波形：
小结：
第九讲
1、串口数据发送
代码：
//2023-09-18,time
//串口发送模块
`timescale 1ns/10ps
module UART_TXer(clk,res,data_in,en_data_in,TX,rdy);
input clk;
input res;
input[7:0] data_in;//准备发送的数据
input en_data_in;//发送使能
output TX;
output rdy;//空闲标志，0表示空闲reg[3:0] state;//主状态机寄存器；
reg[9:0] send_buf;//发送寄存器；
assign TX=send_buf[0];//连接TX；reg[9:0] send_flag;//用于判断右移结束；reg[12:0] con;//用于计算波特周期；
reg rdy;always@(posedge clk or negedge res)
if(~res)beginstate<=0;send_buf<=1;con<=0;send_flag<=10'b10_0000_0000;rdy<=0;
end
else begincase(state)0://等待使能信号beginif(en_data_in)beginsend_buf={1'b1,data_in,1'b0};send_flag<=10'b10_0000_0000;rdy<=1;state<=1;endend1://串口发送，寄存器右移；beginif(con==5000-1)begincon<=0;endelse begincon<=con+1;endif(con==5000-1)beginsend_buf[8:0]<=send_buf[9:1];send_flag[8:0]<=send_flag[9:1];endif(send_flag[0])beginrdy<=0;state<=0;endendendcase
end
endmodule//------testbench of UART_TXer--------
module UART_TXer_tb;
reg clk,res;
reg[7:0] data_in;
reg en_data_in;
wire TX;
wire rdy;
UART_TXer UART_TXer(clk,res,data_in,en_data_in,TX,rdy);initial beginclk<=0;res<=0;data_in<=8'h7f;en_data_in<=0;#17 res<=1;#30 en_data_in<=1;#10 en_data_in<=0;#2000000 $stop;
endalways #5 clk=~clk;endmodule
仿真波形：
小结：
第十讲
1、串口指令处理器
代码：
//2023-09-19，time
//指令处理器
module cmd_pro(clk,res,din_pro,en_din_pro,dout_pro,en_dout_pro,rdy);
input clk;
input res;
input[7:0] din_pro;//指令和数据输入端口；
input en_din_pro;//输入使能；
output[7:0] dout_pro;//指令执行结果；
output en_dout_pro;//指令输出使能；
output rdy;//串口发送模块空闲标志，0表示空闲；parameter add_ab=8'h0a;
parameter sub_ab=8'h0b;
parameter and_ab=8'h0c;
parameter or_ab =8'h0d;reg[2:0] state;//主状态机寄存器
reg[7:0] cmd_reg,A_reg,B_reg;//存放指令、A和B；
reg[7:0] dout_pro;
reg en_dout_pro;always@(posedge clk or negedge res)begin
if(~res)beginstate<=0;cmd_reg<=0;A_reg<=0;B_reg<=0;dout_pro<=0;en_dout_pro<=0;
end
else begincase(state)0://等指令；beginen_dout_pro<=0;if(en_din_pro)begincmd_reg<=din_pro;state<=1;endend1://收Abeginif(en_din_pro)beginA_reg<=din_pro;state<=2;endend2://收Bbeginif(en_din_pro)beginB_reg<=din_pro;state<=3;endend3://指令译码和执行；beginstate<=4;//指令译码一个时钟周期就可以，所以可以没条件case(cmd_reg)add_ab: begin dout_pro<=A_reg+B_reg; endsub_ab: begin dout_pro<=A_reg-B_reg; endand_ab: begin dout_pro<=A_reg&B_reg; endor_ab: begin dout_pro<=A_reg|B_reg; endendcaseend4://发送指令执行结果；beginif(~rdy)beginen_dout_pro<=1;state<=0;endenddefault://beginstate<=0;en_dout_pro<=0;endendcase
end
endmodule
//2023-09-19,time
//串口指令处理器；
`timescale 1ns/10ps
module UART_top(clk,res,RX,TX);
input clk;
input res;
input RX;
output TX;wire[7:0] din_pro;
wire en_din_pro;
wire[7:0] dout_pro;
wire en_dout_pro;
wire rdy;UART_RXer UART_RXer( .clk(clk),.res(res),.RX(RX),.data_out(din_pro),.en_data_out(en_din_pro));UART_TXer UART_TXer( .clk(clk),.res(res),.data_in(dout_pro),.en_data_in(en_data_),.TX(TX),.rdy(rdy));cmd_pro cmd_pro(.clk(clk),.res(res),.din_pro(din_pro),.en_din_pro(en_din_pro),.dout_pro(dout_pro),.en_dout_pro(en_dout_pro),.rdy(rdy));
endmodule //-------testbench of UART_top------
module UART_top_tb;
reg clk,res;
wire RX;
wire TX;reg[45:0] RX_send;//里面装有串口字节发送数据
assign RX=RX_send[0];//连接RX；reg[12:0] con;UART_top UART_top(clk,res,RX,TX);initial beginclk<=0;res<=0;RX_send<={1'b1,8'h09,1'b0,1'b1,8'h06,1'b0,1'b1,8'h0a,1'b0,16'hffff};con<=0;#17 res<=1;#4000000 $stop;
endalways #5 clk<=~clk;always@(posedge clk) beginif(con==5000-1)begincon<=0;endelse begincon<=con+1;endif(con==0)beginRX_send[44:0]<=RX_send[45:1];RX_send[45]<=RX_send[0];endend
endmodule
仿真波形：
小结：
查看全文
99%的人还看了
猜你感兴趣
版权申明
本文"Verilog零基础入门（边看边练与测试仿真）-状态机-笔记（7-10讲）"：http://eshow365.cn/6-10986-0.html 内容来自互联网，请自行判断内容的正确性。如有侵权请联系我们，立即删除！
- 上一篇: JS系列第七弹：JS基础之this
- 下一篇: 单片机外设-串口（UART）详情